1. LOGIN
  2. JOIN
회사소개
거래가능기술
소액·저가기술
수요기술등록
문의
공지사항
행사목록
닫기
거래가능기술
변형 가능한 합성곱 신경망과 하드웨어 가속기 융합

변형 가능한 합성곱 신경망과 하드웨어 가속기 융합

  • 서강대학교 강석주 교수
  • 전자/전기
  • 협의
특허정보

기술완성도 개발상태 3/9

1 기초 이론/실험

연구과제 탐색 및 기회 발굴 단계

2 실용목적의 아이디어, 특허 등 개념정립

실용 목적의 아이디어, 특허 등 개념 정립

3 연구실 규모 기본 성능 검증

연구실/실험실 규모의 환경에서 기본 성능이 검증될 수 있는 단계
개발하려는 시스템/부품의 기본 설계도면을 확보하는 단계
모델링/설계기술 확보

4 연구실 규모 부품/시스템 성능 평가

연구실 규모의 부품/시스템 성능 평가가 완료된 단계
실용화를 위한 핵심요소기술 확보

5 확정된 부품/시스템의 시제품 제작

개발한 부품/시스템의 시작품(Prototype) 제작 및 성능 평가
경제성(생산성)을 고려하지 않고, 우수한 시작품을 1개~수개 미만으로 개발

6 시제품 성능 평가

경제성(생산성)을 고려한, 파일로트 규모의 시작품 제작 및 평가
시작품 성능평가

7 시제품 신뢰성 평가

시작품의 신뢰성 평가
실제 환경(수요기업)에서 성능 검증이 이루어지는 단계

8 시제품 인증 및 표준화

일부 시제품의 인증 및 인허가 취득 단계
- 조선 기자재의 경우 선급기관 인증, 의약품의 경우 식약청의 품목 허가 등

9 사업화

본격적인 양산 및 사업화 단계

기술개요

수용 영역 크기를 조절하는 손실 함수를 개발하여 신경망을 최적화하고, 하드웨어 가속기의 성능을 향상시키는 방법에 관한 것임

기술개발배경

DCL로 하드웨어 가속기를 구현할 경우 수용 영역의 크기가 커서 하드웨어의 입력 버퍼 내 데이터만으로는 연산이 불가능해지는 문제가 있음

기술내용 및 차별성


 

비즈니스 아이디어


 

상담신청